

English Excerpt of Reference 4 (Translation)

[Claim of Utility Model]

A digital-analogue converter comprising:

input means for inputting a digital signal of n (n is a positive integer number) bits;

a first encoding circuit having a first output line group and a second output line group respectively including output lines of which the numbers are larger by 1 than the maximum number provided by n/2, the first encoding circuit converting upper n/2 bits of the digital signal into 'a (a is a positive integer number)' of a decimal number to output a first output to the output line which corresponds to the number equal to the 'a+1'-th of the first output line group, and then output a second output to the output lines which correspond to the numbers less and equal to the 'a+1'-th of the second output line group;

a second encoding circuit having a third output line group including output lines of which the number is larger by 1 than the maximum number provided by n/2, the second encoding circuit converting lower n/2 bits of the digital signal into 'b(b is a positive integer number)' of a decimal number to output a third output to the output lines which correspond to the numbers less and equal to the 'b'-th of the third output line group;

a matrix of current source switching cells formed on a single semiconductor substrate including columns and rows of which the respective numbers are larger by 1 than the maximum number provided by n/2, the columns of the current source switching cells being respectively connected to output lines of the first output line group and output lines of the second

output line group, the rows of the current source switching cells being respectively connected to output lines of the third output line group and current output lines, each of the current source switching cells being arranged such that the predetermined current is applied to the current output line when the second output is output while the first output is not output, and when the first output is output while the third output is output; and

output means for adding and outputting currents applied to the current output lines which are respectively connected to the rows of the matrix of the current source switching cells;

wherein the columns and the rows including positive errors and the columns and the rows including negative errors are arranged centered on a smallest error part in the columns and the rows of the matrix of the current source switching cells so as to be sequentially discretely selected corresponding to an increment of decimal numbers which are provided by converting the upper n/2 bits and the lower n/2 bits of the digital signal.

[Brief description of drawings]

- Fig. 1 is a configuration diagram of a conventional DAC.
- Fig. 2 is a schematic diagram illustrating construction of the conventional DAC.
 - Fig. 3 shows a distribution model of errors.
- Fig. 4 is a characteristic diagram showing linearity errors.
- Fig. 5 is a schematic diagram illustrating configuration of an embodiment in accordance with the present invention.
 - 111-115 digital input terminal

102-104 encoding circuit

①実用新案出願公告

平1-19474 ⑫実用新案公報(Y2)

@Int Cl.4

識別記号

庁内整理番号

❷❷公告 平成1年(1989)6月6日

H 03 M 1/06 6832 - 5 J

(全6頁)

の考案の名称 ディジタルーアナログ変換器

判 昭61-18249 ②実 顧 昭55-172828 ❸公 開 昭57-94243

29出 願 昭55(1980)12月2日 ❷昭57(1982)6月10日

案 者 東京都港区芝五丁目33番1号 日本軍気株式会社内 笠 和 男 79考

日本電気株式会社 ⑪出 顧 人

東京都港区芝5丁目33番1号

20代 理 人 弁理士 内 原

剛基 審判官 浅 見 審判の合議体 審判長 加 藤 鲁十 審判官 中村 保 男 特公 昭52-42601(JP, B1) 60参考文献

1

2

の実用新案登録請求の範囲

n(nは正の整数) ビットのデイジタル信号を 入力する手段と、n/2ピットで得られる最大数 より"1"だけ多い数の出力線をもつ第1の出力 線群と第2の出力線群とを有し、前記デイジタル 信号の上位n/2ピットを10進数のa(aは正の 整数) に変換して前記第1の出力線群中の a + 1 番目に該当する出力線に第1の出力を生じ、前記 第2の出力線群中のa+1番以下の番号に該当す 回路と、n/2ピットで得られる最大数より "1"だけ多い数の出力線をもつ第3の出力線群 を有し、前記デイジタル信号の下位 n/2ピツト を10進数のb(bは正の整数)に変換して前記第 線に第3の出力を生じる第2のエンコード回路 と、n/2ビットで得られる最大数より"1"だ け多い数の列と行とを有する単一の半導体基板上 に形成された電流源スイツチセルのマトリクス 前記第1の出力線群中の1つの出力線と前記第2 の出力線群中の1つの出力線とが接続され、各行 の前記電流源スイツチセルにはそれぞれ前記第3 の出力線群中の1つの出力線と1つの電流出力線 の出力があつてかつ前記第1の出力がない時およ び前記第1の出力があつてかつ前記第3の出力が ある時に前記電流出力線に所定の値の電流を流す

ように構成されている電流源スイツチセルのマト リクスと、前記電流源スイツチセルのマトリクス の前記各行に接続された前記電流出力線に得られ る電流を加算して出力する出力手段とを有するデ イジタルーアナログ変換器において、前記電流源 スイッチセルのマトリクスの列および行の誤差最 小部分を中心として誤差正の列および行と誤差負 の列および行が前記デイジタル信号の上位 n/2 ビットおよび下位 n/2ビットを変換して得られ る出力線に第2の出力を生じる第1のエンコード 10 る10進数の増加に対応して順次離散的に選択され るように配置されていることを特徴とするデイジ タルーアナログ変換器。

考案の詳細な説明

本考案は行列状に隣接して配置された電流源ス 3の出力線群中の b 番以下の番号に該当する出力 15 イッチセル群を有するモノリシックデイジタルー アナログ変換器の改良に関するものである。

出願人は高速動作、低電圧動作及び単調増加特 性を容易に満足する電流出力型モノリシツクデイ ジタルーアナログ変換 (DAC) の回路手段を特 で、各列の前記電流源スイッチセルにはそれぞれ 20 顧昭55-57395にて提案した。第1図はその基本 構成図であり、6ピツトのデイジタル入力の列を 示している。

第1図において、111は最上位ピット (MSB) ディジタル入力端子であり、112, 1 とが接続され、各電流源スイツチセルは前記第2 25 13, 114, 115 はそれぞれ第2、第3、第 4、第5ビツトデイジタル入力端子であり、11 6 は最下位ピット (LSB) デイジタル入力端子 である。102,103,104はそれぞれエン

コード回路であり、ROM(リードオンリーメモ リー)で構成される。又100は電流源スイツチ セルの行列配置されたものであり、各々の電流源 スイツチセルは同一形状のものが行列状に隣接し て配置されている。前述の第1のエンコード回路 102はデイジタル入力の上位3ピット信号から A。~A、なる8個の第1エンコード信号群を作り、 それぞれ信号線120~127を通して同一列に 属する電流源スイツチセルに対して対応する信号 A₀~A₇を供給する。ここで第0列~第7列をそ れぞれ160~167の番号で示した。よつて例えば信 号線120は第0列160に属する全ての電流源ス イツチセルへ共通に信号A。を供給する。

第2のエンコード回路103は前述の第1のエ ドし第2のエンコード信号群Bo~Brを作り、そ れぞれ信号線130~137を通して、同一列に 属する電流源スイツチセルに対して対応する信号 Bo, Bi, ·····, Brを供給する。

一方第3のエンコード回路104は、第4、第 5ピット及び最下位ピット (LSB) で構成され る下位3ビツトデイジタル信号からCo~Coなる 8個の第3のエンコード信号群を作り、それぞれ 信号線140~147を通して、同一行に属する C., C., C.を供給する。ここで第0行~第7行 をそれぞれ170~177の番号で示した。よつて例え ば信号143は第3行173に属する全ての電流源 スイッチセルへ共通に信号Caを供給する。

各電流源スイツチセルからの出力電流は150 ~ 157で示した出力線を通して端子105から 取り出す事が出来る。

次に本回路手段の動作原理について説明する。 第1図の構成例は6ビットのDACであり、上位 3ピット信号によりDACの入出力範囲を8セグ メントに等分割する事が出来る。今デイジタル入 カコードの上位3ピットの000なるコードに対し て第8セグメントを、順に001なるコードから111 なるコードまで、第1~第7セグメントを定義す る。第8セグメントには000000から000111までの 8組のコードが属し、第1セグメントには001000 から001111までの8組のコードが属し、以下同様 に第7セグメントまで各セグメントには対応する 8組のデイジタル入力コードが各々属する。第1

図の構成例に於いては6ピットに対応して26=64 個の電流源スイツチセルが8行×8列構成で電流 源スイツチセル群100として行列配置されており、 各列160~167に属する電流源スイツチセルが第0 5 ~第7セグメントに対応しており、各行140~147 に属する電流源スイツチセルが下位3ピツトで決 まる加算重みピットに対応している。例えば、今 デイジタル入力が011/111なるコードである時、上 位3ピットの011なるコードに対応して第3セグ 10 メントまでの全電流源スイツチセルを出力状態と し、さらに第4セグメント中の111なる下位ピツ トのコードに対応した7個の電流源スイツチセル を出力状態とし、第4セグメント中の他の1個の 電流源スイツチセル及び第5、第6、第7セグメ ンコード信号群A₀~A₇の信号をさらにエンコー 15 ントに属する全ての電流源スイツチセルを禁止状 態とする事によつて011111なるコードに対応した アナログ出力電流を得る事が可能となる。

第2図はこのときの単位セルの状態を示す。図 中、1。で示された31個の単位セルが出力状態とな 20 る。相補電流出力型DACの場合は、Ioで示され た31個の単位セルの出力電流が1。出力端子 1 0 5 (第1図) へ導かれる。201, 202および2 03はそれぞれ第1図におけるエンコード回路1 02,103および104の出力レベルを示す。 電流源スイツチセルに対して各々対応する信号 25 電流源スイツチセルは、出力レベル 201が低レ ベルでかつ出力レベル202が低レベルの時に単 位電流を出力線150~157に流し、出力レベ ル201が高レベルの時には出力レベル203が 低レベルの時にのみ単位電流を対応する出力線1 30 50~157に流し、合計電流が端子105から 取り出される。各電流源スイツチセルは出力レベ ル202が高レベルの時および出力レベル201 が高レベルで出力レベル202が低レベルでかつ 出力レベル203が高レベルのの時には出力電流 35 を生じない。このようにして、出力電流を生じる 電流源スイツチセル群Ioと出力電流を生じない電 流源スイツチセル群しとが形成される。

> 本回路手段を用いれば多ピットデイジタル入力 の高精度DACを得るためには基本的には行列状 40 に配列されたセル数を増加させること及び入力エ ンコード回路のROMのピツト数を増加させるこ とで達成することができる。

しかしながら単位電流源セルが増加するにつれ て、またペレツト面積が広くなるにしたがつて、

000 . 011. (00) -101.

111

必然的に単位電流源セル間に不整合性が現われて くる。すなわち、単位電流源スイツチセル群の中 心部と周辺部あるいは縁端部ともう一方の縁端部 においては単位電流源スイツチセルを構成してい るトランジスタの不整合性やチップ上の温度勾配 5 等により各単位電流源セルの特性が異つてくる。 さらに集積回路においては、このような特性の不 整合性はその熱発生源に対して、ある一定の勾配 をもつて単位電流源スイツチセル部の縁端部から 接する単位電流源セル間あるいはその近傍では整 合性がよいが一方の縁端部と他方の縁端部にある 素子間の不整合性は大となる。

したがつて、第2図に示すように、あるデイジ タル入力に対して単位電流源スイツチセル群のあ 15 れる。 る固まつた部分を選択することはそのアナログ出 力電流に偏つた誤差を発生させる。

いま、ペレツト上の温度勾配等により単位電流 源スイツチセル群に発生する誤差を第3図に示す ように単純化したモデルで考える。このモデルで 20 は、第0行より+3e,+2e,…と順次減少し、第 7行では-3eなる誤差が発生すると仮定する。ま た、このモデルでは同一行上の単位電流源スイツ チセルは同一の誤差を持つているものとする。

源スイツチセルを選択する場合、第2図に示す従 来例による方法では、第4図の401で表わされ るように+6eのリニヤリテイエラーが発生する。

本考案はデイジタル入力に対して選択される単 り各セルに存在する誤差を相殺もしくは平均化し てリニヤリテイエラーを改善することによつて、 高精度のモノリシックDACを提供することを目 的とする。

本考案を 6 ピットDACに適用した場合の実施例 を示す。本実施例は、第1図の構成図において、 102, 103および104のエンコード回路の 6

ROM構成を変更するのみで実現される。

すなわち、第2図に示すように前記特願昭55-57395においてはA。~A, B。~B,およびC。~C, のエンコード信号を発生するエンコード回路部の ROM 1 A0, A1, A2, ..., A7, B0, B1, B2, ···, B₇およびC₀, C₁, C₂, ···, C₇の順序で配列 されているが、これを第5図に示すようにAo, A4, A2, A6, A7, A3, A5, A1, B0, B4, B2, もう一方の縁端部へ向つて発生する。それ故、隣 10 C1, C2, C2, C1の順序で配列することによつて、 例えばデイジタル入力が〔011111〕の場合、選択 される単位電流源スイッチセルは第5図に示すよ うに1列おきに選択され、チップ上の全単位電流 源スイツチセル群の中から偏よることなく選択さ

> 本実施例を第3図に示す誤差の分布モデルに適 用した場合そのリニヤリテイエラーは第4図の4 02に示すように、最大+5e改善され総合でも+ 3e改善される。


このように従来例のエンコード回路のROMの 並べ方を変更するのみでリニヤリテイエラーを半 減することができる。本実施例においては、誤差 の分布方向が一方向(列方向)の場合を考えた が、それが2方向(行方向および列方向)の場合 そこで、入力デイジタル量に対応した単位電流 25 でも、単位電流源スイツチセルを行方向、および 列方向に対して離散的に選択することによつて、 同様の効果が得られることは明らかである。

本考案は多ピットDAC程その効果は大きく、 特に現在DACの主流となりつつある12ピット以 位電流源スイツチセルの配列を工夫することによ 30 上のDACをモノリシックチップ上に構成する場 合に好適な配列手段を提供している。


図面の簡単な説明

第1図は従来のDACの構成図、第2図は従来 のDACの構成説明図、第3図は誤差の分布モデ 以下図面に従つて本考案を説明する。第5図に 35 ル、第4図はリニヤリテイエラーの特性図、第5 図は本考案のDACの構成説明図である。


> 111~115……デジタル入力端子、102 ~ 1 0 4 ……エンコード回路。




+6e +4e +2e +2e -4e -4e -6e 第4図



第 2 図



第 3 図



第 5 図

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
<u> </u>

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.